| XilinxFPGA/CPLD 組み込み 実装 設計製作 VHDL 開発 | |||
■ とりあえずシミュレーション
ISE Simulator編
■はじめに
ISE WebPACK 8.2iをインストールしたら、とりあえず動作させてみましょう。ISE WebPACK 8.2iはISESimulator という機能があり、簡単にシミュレーションが可能です。小規模のVHDLの文法の勉強程度であれば十分な内容を持っています。
今回はこれ以上ないぐらいの簡単なプロジェクトで動作させます。
・回路
入力した信号をそのまま出力するだけの回路です。
■ISEの起動
ISEを起動すると以前作業していたプロジェクトを開きます。
CloseProject するか、初めての場合には No Project is open の表示となります。
■新規プロジェクト
[File]->[New Project]で新規にプロジェクトをつくります。
New Project Wizard が立ち上がります。
■New Project Wizard
・デバイスの選択
今回はシミュレートだけなのでデバイスは何でもOKです。
とりあえず SPARTAN-3E Starter Kit にあるデバイスとします。
今回は以下のように設定しました。
Family :Spartan3E
Device:XC3S500E
Package:FG320
SynthesisTool : XST (VHDL/Verilog)
Simulator : ISE simulator
・ソースファイル作成
[New Source]をクリックしてソースファイルを新規作成します。
・ファイル名とソースタイプの設定
ファイル名とソースタイプの設定をします。
ここでは top.vhdというファイルをつくります。
左のソースタイプで [VHDL Module]を選択します。この状態でFileName 欄に
top
と入力します。
・モジュールの定義
入出力端子の定義を行います。後からソースの状態でも変更できますが、今回は簡単な回路なのでここで入力します。
xtal_in in
test_out out
と入力して[Next > ]をクリックします。
確認画面がでます。問題なければ [Finish]
やり直しをする場合には [< Back]をクリックします。
確認画面がでます。
[Next >] をクリックします。
今回は top.vhd のみなので [Next >] をクリックします。
確認がでますので、 [Finish] をクリックします。
もとの画面に戻りました。
Souces の欄に top が登録されています。(赤矢印のところ)
この topをダブルクリックすると ソースを編集できます。
ウィザードによりアウトラインはできているので、中身を記述するだけで完成します。
今回は
begin の次の行に
test_out <= xtal_in;
を書くのみです。
Souces の xc3s500e-4fg320 をダブルクリックするとプロパティが出てきます。
今回使う Simulator は ISE Simulator(VHDL/Verilog)です。
そのような設定となっているでしょうか?
■テスト用のソースファイルを作成する
Soucesの欄を右クリックするとメニューがでてきます。このなかで New Source を選択します。
再び New Source Wizard が現れます。
ここでは Test Bench WaveForm を選択します。
File name は
top_tbw とします。
どのソースファイルのファイルかをたずねてきます。
top しかありませんので、 [Next >]をクリックします。
確認画面になります。 [Finish] をクリック。
まずは タイミングとクロックの設定になります。
今回は設定を変更せずに [Finish]をクリックします。
右側にタイミングダイアグラムが現れます。
このタイミングダイアグラムの
信号には入力信号と出力信号、入出力信号があります。
入力信号は クロックとその他の信号に分類できます。
今回入力信号は xtal_in のみ。これはクロックなので編集できません。
入力信号を操作できるとシミュレーションらしいのですが、ありませんのでこのまま Save します。
Souces 欄の Souces for: のコンボボックスを Behavioral Simulation にします。
top_tbw(top_tbw.tbw)が見えます。
Processes 欄の Xilinx ISE Simulator を展開します。
ここで Simulato Behavioral Model を右クリックして Run を選択します。
セーブするかの確認ダイアログがでます。 [Yes]をクリックします。
しばらく計算した後に背景がグレーのシミュレーション結果が画面に表示されます。
今回は xtal_in の入力が そのまま test_outに出力されるのが見えます。
(正確にはやや遅れて出力されます)